비하인드 인포메이션

반도체 패권전쟁에서 최근 Hot한 뉴스는 역시 삼성전자의 3nm GAA의 발표와 TSMC와의 수율전쟁의 뉴스입니다. 여기에 Intel도 미래의 칩기술을 선점하기 위해 ASML사의 HighNA장비의 첫 구매자와 동시에 Intel4 Chip의 Roadmap을 발표을 했고, 관련된 많은 정보들은 기술에 생소한 일반인들에게도 이제는 이해가 될만큼 이 3개의 거대한 Chip maker회사들의 수율경쟁은 반도체기술업계에서는 주요 관심사로 뉴스에 많이 나오고 있습니다. ASML사의 EUV공정은 ArF공정과는 다른 13.5nm EUV파장광원을 다루기 위한 EUV Mask 즉 광원의 반사도를 기반으로 하는 기술이라 여러가지 기술적인 장벽이 있는데, 특히 Tech Node가 줄어들면서 수율과 관련된 Defect과의 싸움은..

이 글은 반도체칩의 제조공정, 특히 Device가 세밀화되는 시점인 EUV(극자외선)공정이 진행되면서 반도체 공정, 특히 Lithography에 기인한 패터닝공정과 연관된 글이다. Stochastics와 연관된 Rougness는 Device에 많은 문제를 야기 시키며, 이런 문제들의 요인은 아래와 같은 문제로 정리할수 있다. - Within-Feature roughness의 문제, 즉 선폭의 Roughness, LWR, LER이 해당이 되며, 이것들은 전기적인 특성에 영향을 준다. - Feature와Feature의 오차를 만드는 문제, 즉 LCDU(Local CD Uniformity),LPPE(Local Pattern Placement errors),LEPE(Local Edge Placement Erro..