이 글은 반도체칩의 제조공정, 특히 Device가 세밀화되는 시점인 EUV(극자외선)공정이 진행되면서 반도체 공정, 특히 Lithography에 기인한 패터닝공정과 연관된 글이다. Stochastics와 연관된 Rougness는 Device에 많은 문제를 야기 시키며, 이런 문제들의 요인은 아래와 같은 문제로 정리할수 있다. - Within-Feature roughness의 문제, 즉 선폭의 Roughness, LWR, LER이 해당이 되며, 이것들은 전기적인 특성에 영향을 준다. - Feature와Feature의 오차를 만드는 문제, 즉 LCDU(Local CD Uniformity),LPPE(Local Pattern Placement errors),LEPE(Local Edge Placement Erro..