Nvdia의 CoWoS 로드맵과 CoWoS-S,CoWoS-R,CoWoS-L이란?

엔비디아의 GPU 등의 AI 반도체에 사용되는 패키지는 CoWos가 진화를 합니다. 실리콘 인터포저를 사용하는 「CoWoS-S」로부터 LSI 등과 칩을 연결하는 「CoWoS-L」으로 많이 움직이는 듯 합니다.

 

인터포저는 로직 다이와 고대역폭메모리(HBM) 등을 연결한다. 엔비디아 A100, H100, 인텔 가우디 등이 CoWoS를 통해 생산된 대표적인 반도체다. CoWoS는 크게 CoWoS-S(Si인터포저), CoWoS-R(RDL인터포저), CoWoS-L(LSI+RDL인터포저)로 나뉜다.
CoWoS-S는 Si 인터포저 위에 로직 다이와 고대역폭메모리(HBM)을 부착한 대표적인 CoWoS 패키지다. CoWoS-R은 RDL 인터포저와 InFO를 적용한 형태다. RDL인터포저를 적용해 CoWoS 대비 가격 경쟁력이 우수하다는 장점이 있지만, 다이 간 인터커넥션이 불가능하다. CoWoS-L은 CoWoS-S와 InFO의 장점을 결합한 패키징이다. RDL인터포저를 통해 전체적인 비용을 축소했고, 로컬실리콘인터포저(LSI)를 탑재해 각 시스템온칩(SoC)과 HBM 간 인터커넥션을 지원한다. 

 

TSMC사의 패키징종류

 

CoWoS-S란 무엇인가요?

CoWoS-S는 단일 실리콘 인터포저와 TSV(실리콘 관통 비아)를 사용하여 칩과 기판 간에 고속 전기 신호 전송을 구현합니다. 그러나 단일 실리콘 인터포저는 종종 수율 문제에 직면합니다.

 

CoWoS-R이란 무엇인가요?

CoWoS-R은 InFO 기술을 채택하여 CoWoS-S의 실리콘 인터포저를 유기 인터포저로 대체합니다.
이 유기 인터포저는 미세 피치 RDL(재분배 층)을 갖추고 있어 HBM과 SoC 칩 간 또는 칩과 기판 간 고속 연결을 제공합니다.
폴리머와 구리선으로 구성된 유기 인터포저의 유연성은 응력 버퍼 역할을 하여 기판과 인터포저 사이의 열팽창 계수 불일치로 인해 발생하는 신뢰성 문제를 줄여줍니다. CoWoS-R은 뛰어난 안정성과 수율을 제공하므로, 새로운 패키지의 크기를 확장하여 더 복잡한 기능적 요구 사항을 충족할 수 있습니다.

 

CoWoS-L이란 무엇인가요?

 

CoWoS-L은 CoWoS-S와 InFO 기술의 장점을 결합한 CoWoS 플랫폼 내의 백엔드 칩 패키징 방법입니다.
가장 유연한 통합을 제공하기 위해 LSI(Local Silicon Interconnect) 칩 인터포저를 사용하여 칩 간 상호 연결과 RDL 계층 전력 및 신호 전송에 사용됩니다.
CoWoS-L은 CoWoS-S의 매력적인 특징인 TSV를 그대로 유지하며, 이를 통해 CoWoS-S에서 대형 실리콘 인터포저로 인해 발생하는 수율 문제를 줄여줍니다.
특정 실제 사례에서 절연 비아(TIV)가 TSV를 대체하여 삽입 손실을 줄일 수 있습니다.
이 패키징은 레티클 크기의 1.5배인 인터포저로 시작하여 하나의 SoC와 4개의 HBM 블록으로 구성되고, 더 많은 칩을 통합하기 위해 더 큰 크기로 확장됩니다.

 

CoWoS-L의 주요 특징:

• LSI 칩을 사용한 고라우팅 밀도 칩-투-칩 상호 연결은 다중 레벨 서브마이크론 구리선을 통해 상호 연결됩니다. LSI 칩은 각 제품 내에서 다양한 연결 아키텍처를 구현할 수 있으며(예: SoC 대 SoC, SoC 대 소형 칩, SoC 대 HBM 등) 여러 제품에서 재사용할 수 있습니다.
• 전면과 후면 모두에 넓은 피치 RDL 층이 있는 성형 인터포저는 TIV를 통해 신호와 전력을 전송하여 고속 전송에서 손실이 적은 고주파 신호를 제공합니다.
• SoC 칩 바로 아래에 독립형 IPD(Integrated Passive Devices)와 같은 추가 구성 요소를 통합하여 신호 통신을 보다 잘 지원하고 PI/SI(Power Integrity/Signal Integrity)를 개선할 수 있는 기능입니다.

CoWoS 용량 추정

TSMC는 현재 1mm보다 작은 선폭과 피치를 갖는 인터포저를 대량 생산할 수 있는 유일한 파운드리입니다.

NVIDIA의 H100, A100, AMD의 MI300과 같은 하이엔드 AI 서버는 TSMC의 CoWoS 용량에 의해 제한을 받으며, NVIDIA가 CoWoS 용량의 대부분을 차지하고 있습니다.

TSMC는 지속적으로 관련 장비를 확대하고 있으며, NVIDIA와 AMD의 수요를 충족하기 위해 2024년 4분기까지 월 28,000개의 웨이퍼 생산 용량을 예상하고 있습니다.