점점 미세공정의 DRAM 노드의 패터닝 공정을 특성화할 때, CDSEM장비를 사용한 측정은 여전히 확률론적 제어에서 CD(Critical Dimension) 측정을 위한 가장 신뢰할 수 있는 도구입니다.
홀(Hole)/필라(Pillar)와 같은 설계 특징이나 수직/수평 라인 등 다양한 디자인에 대해 스캐너 설정은 포토레지스트에서 초점과 노출량이 다를 수 있습니다. 최적화된 패터닝 조건과 에칭 공정을 선택하는 것은 CDSEM 레시피와 분석 방법을 최적화하지 않으면 점점 더 어려워지고 있습니다. 현재 측정 기술자들은 패터닝, 에칭, CDSEM 설정 및 회로 설계에 대한 지식을 모두 이해해야 공정 특성화를 제대로 수행할 수 있습니다.
다음은 Google 검색에서 가져온 DRAM 저장 노드 랜딩 패드 공정과 관련된 이미지들로, SPIE 디지털 라이브러리에서 발췌한 자료입니다. 아래 이미지는 DUV에서 EUV(극자외선)로의 패터닝 공정에서 우리가 직면한 기본적인 도전 과제를 보여줍니다.
320x100
'반도체' 카테고리의 다른 글
| DeepSeek(딥시크) 중국 AI (1) | 2025.01.27 |
|---|---|
| 반도체 패키징 하이브리드 본딩(Hybrid Bonding) 설명 (0) | 2025.01.27 |
| 책추전 'TSMC 세계1위의 비밀' 린훙원지음 (0) | 2024.12.07 |
| ASML Holding(ASML)과 KLA Corporation(KLAC)의 주투자관점 (1) | 2024.12.05 |
| 아이폰16 Pro분해 & 부품 (0) | 2024.12.02 |