반도체 패키징 하이브리드 본딩(Hybrid Bonding) 설명

비용 문제에도 불구하고 고속, 저전력, 소형 솔루션으로 Die-to-Die 연결 혁신

출처: IEDM

반도체 및 AI 분야 혁신을 위한 3가지 핵심 추진력

 

1. 하이브리드 본딩을 통한 상호 연결 확장 :
   • 칩 상호연결을 위한 고급 하이브리드 본딩 기술의 미세 사진입니다.
   • 결합 계면을 미세하게 나타낸 그림. 결합 계면, 상부 패드, 하부 패드의 치수(예: 3μm, 1μm)에 대한 주석이 달려 있습니다.
   • 이 혁신은 칩 간의 더 효율적이고 밀도 있는 연결을 가능하게 하는 데 초점을 맞춥니다.
2. 고급 메모리 통합 :
   • 메모리 계층과 통합 전략을 설명하는 피라미드 다이어그램입니다.
   • 기본에는 SSD 스토리지가 있는데, 용량은 크지만 속도와 에너지 효율성은 낮습니다.
   • 위쪽으로 갈수록 더 높은 성능과 에너지 효율성을 위해 영구 메모리, DRAM 시스템 주 메모리, HBM(고대역폭 메모리), SRAM 캐시가 맨 위에 위치합니다.
   • 이 다이어그램은 메모리 개발 추세를 보여줍니다. 즉, 기본 메모리로 갈수록 용량이 커지고 비용이 낮아지며 위쪽으로 갈수록 비트당 에너지가 증가합니다.
3. 시스템 확장 :
   • 오른쪽 패널은 Cerebras WSE-2 칩의 시각적 표현을 보여주며 그 엄청난 크기를 강조합니다.
     • 2.6조개의 트랜지스터
     • 46,225 mm²의 실리콘
   • 이는 시스템 수준 확장성의 도약을 나타내며 고성능을 위한 대규모 칩 설계를 강조합니다.

혁신은 시스템 수준의 전력 및 성능, 모듈성, 확장성 및 비용 효율성을 향상시키는 데 중점을 둡니다. 이러한 발전은 차세대 컴퓨팅 시스템에 필수적입니다.

출처: AMAT

최근, 특히 실리콘 인터포저를 사용하는 경우, 매우 작은 솔더 볼 직경을 특징으로 하는 "MicroBump"라는 기술이 채택되었습니다. 그러나 이러한 접근 방식에도 불구하고 다음과 같은 문제가 남아 있습니다.

1. 피치 제한 : 범프를 사용하는 한, 온도(및 압력)에 노출되었을 때 솔더가 확장되어 10μm 미만의 피치(범프 사이의 간격)를 달성하는 것이 매우 어렵습니다.
2. 전기 저항 : 범프는 기본적으로 솔더로 구성되어 있습니다(최근에는 주석, 구리, 은의 합금이 납 대신 일반적으로 사용되지만 구성은 응용 분야에 따라 다릅니다). 신뢰할 수 있는 연결이 우선시되기 때문에 범프는 종종 더 높은 전기 저항을 보입니다.
3. 신호 라우팅 : 범프를 통과하는 신호는 본질적으로 칩에서 나가는 것으로 처리되므로 전체 PHY를 포함하지 않더라도 출력 회로(팬 아웃)가 필요합니다. 이는 통신 중 전력 소모가 증가하고 대기 시간이 매우 약간 증가합니다.

 

하이브리드 본딩이란?

 

하이브리드 본딩은 패키징에 사용되는 주류 범프(솔더 범프) 본딩과 다른 칩 연결 기술입니다. 하이브리드 본딩은 금속(예: 구리)과 산화물 본딩을 결합하여 칩을 연결합니다. 주요 장점은 범프 피치와 접촉 간격을 줄여서 동일한 영역 내에서 연결 밀도를 높이는 것입니다. 이를 통해 전송 속도가 빨라지고 전력 소비가 줄어듭니다.

출처: IEDM

1. 개선된 피치 : 접합 중 솔더가 확장되지 않으므로 10μm 미만의 피치를 달성하는 것이 매우 가능합니다.
2. 저항 감소 : 구리와 구리의 직접 접촉으로 과도한 저항이 최소화되어 전력 소비와 기생 커패시턴스로 인한 지연 시간이 줄어듭니다.
3. 팬 아웃 최소화 : 기본적으로 팬 아웃은 불필요합니다(하지만 최소한의 보호 회로는 여전히 포함되어 있습니다).

출처: TSMC

TSMC: 새로운 3D 고급 패키징 기술에 적용된 하이브리드 본딩 - SoIC

 

AI 혁명으로 인한 수요 급증 속에서 CoWoS(Chip-on-Wafer-on-Substrate) 용량에 대한 수요가 급증하면서 TSMC는 CoWoS 생산 역량을 적극적으로 확장하게 되었습니다. TSMC는 CoWoS 외에도 또 다른 3D 고급 패키징 기술인 SoIC(System-on-Integrated-Chips)를 보유하고 있습니다 .

SoIC 는 업계 최초의 고밀도 3D 칩렛 스태킹 기술로, 10nm 이하의 고급 노드에 대한 웨이퍼 레벨 본딩을 구현합니다.

SoIC는 SoIC-P(범프형) 와 SoIC-X(범프리스)의 두 가지 스태킹 솔루션을 제공합니다 .

• SoIC-P 는 모바일 기기와 같은 비용에 민감한 애플리케이션을 위해 설계된 마이크로 범프 스태킹 솔루션입니다.
• 반면, SoIC-X는 하이브리드 본딩을 채택하고 있으며 고성능 컴퓨팅(HPC) 및 AI 애플리케이션에 이상적입니다.

출처: Intel

인텔: 하이브리드 본딩을 통한 고급 패키징: Foveros Direct 3D

 

Foveros Direct 3D는 하나 이상의 칩렛을 활성 베이스 타일에 직접 부착하여 복잡한 시스템 모듈을 만들 수 있는 Intel 기술입니다. "직접" 부착은 개별 칩렛의 구리 비아를 웨이퍼의 구리 비아에 열압착 접합하거나 서로 위에 쌓인 전체 웨이퍼를 직접 접합하여 달성됩니다.

부착은 "Face-to-Face" 또는 "Face-to-Back"일 수 있으며, 다양한 소스 파운드리의 칩이나 웨이퍼를 포함할 수 있어 제품 아키텍처에 더 많은 유연성을 제공합니다. 연결 대역폭은 구리 비아 피치(및 결과 밀도)에 의해 결정됩니다. 1세대 Foveros Direct 3D는 9um 피치에서 구리 본딩을 사용하는 반면 2세대는 피치를 3um로 줄입니다.

하이브리드 본딩 과제

 

• 결함 문제 :
  • 왼쪽의 이미지는 다양한 유형의 결합 문제를 보여줍니다.
    • 연결 안 됨 : 결합이 완전히 실패함.
    • 부분적 연결 : 불완전하거나 결함이 있는 결합.
  • 이러한 나노스케일 결함은 하이브리드 본딩에서 일관되고 신뢰할 수 있는 연결을 달성하는 것이 어렵다는 것을 보여줍니다.
• 검사 해결 요구 사항 :
  • 오른쪽 그래프는 다양한 검사 기술의 분해능을 자세히 보여줍니다.
    • 나노스케일 상호연결의 경우 1μm 미만의 분해능을 제공하는 Nano-CT가 필수적입니다.
    • 더욱 세밀한 검사를 위해서는 0.1μm 이하의 분해능에는 TEM(투과전자현미경) 및 FIB(집속 이온빔) 와 같은 도구가 필요합니다.
  • 매크로 CT 나 마이크로 CT 와 같은 기존 기술은 나노스케일 특징을 해결하기에 부족합니다.
• 테스트 및 계측의 과제 :
  • 나노스케일 조립 결함과 극심한 상호연결 밀도는 기존 테스트 및 결함 계측 방법의 한계를 넓히고 있습니다.
  • 개발 속도를 유지하고 안정적인 조립을 보장하려면 데이터와 문제를 시기적절하게 감지하는 것이 중요합니다.

하이브리드 본딩 배치 및 CMP는 하이브리드 본딩 공정에서 주요 비용 요인입니다. 자체 조립과 같은 혁신은 특히 칩렛 수가 증가함에 따라 비용을 크게 줄일 수 있습니다. 그러나 나노스케일 본딩에 필요한 높은 정밀도와 결함 감도로 인해 공정은 여전히 ​​비용이 많이 듭니다.

Intel(IEDM 2021)의 그래프는 다음을 강조합니다.

• 입자 오염으로 인한 피치 크기와 결함률 간의 상관 관계.
• 피치가 작을수록 표면 입자로 인해 연결 실패가 발생할 가능성이 더 높으므로 엄격한 세척 과정이 필요합니다.

HBM 기술이 발전함에 따라, 특히 하이브리드 본딩에서 세척 공정에 대한 수요가 증가하여 안정적인 연결을 보장할 것입니다. 이는 스택 수의 증가와 오염을 관리해야 할 필요성에 의해 주도되는데, 이는 더 작은 피치와 더 높은 밀도에서 중요해집니다.

---

하이브리드 본딩 기술에서 아직 극복하지 못한 과제

 

하이브리드 본딩은 업계에서 큰 기대를 받고 있으며 3D 패키징을 위한 혁신적인 기술로 여겨지지만 여전히 여러 가지 기술적 과제에 직면해 있습니다. 여기에는 완성된 베어 다이의 수율 문제와 초평평 본딩 인터페이스에 대한 엄격한 요구 사항이 포함되며, 이는 패키징 프로세스에 상당한 과제를 안겨줍니다.

또한, 하이브리드 본딩 공정은 ISO 3 이상의 청정도 표준을 갖춘 클린룸 환경을 요구합니다. 기존 OSAT 공급업체의 경우 이는 비용을 상당히 증가시키고 시설과 환경 제어 기능을 테스트합니다.

그럼에도 불구하고 칩 성능 개선이 공정 발전에만 의존하는 것에서 고급 패키징이 중요한 역할을 하는 것으로 전환되었다는 것이 업계의 합의가 되었습니다. 하이브리드 본딩 기술 개발에 투자하는 공급업체의 수가 증가함에 따라 의심할 여지 없이 그 진행이 가속화되어 칩 성능이 빠르게 향상될 것입니다.